PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-108485

(43) Date of publication of application: 30.04.1993

(51)Int.CI.

G06F 12/08 G06F 3/06

G06F 12/08

(21)Application number: 03-265735

(71)Applicant: HITACHI LTD

(22)Date of filing:

15.10.1991 (72)Invento

(72)Inventor: SUISHU KAZUTO

HONMA SHIGEO


YAMAMOTO AKIRA

(54) DEFECTIVE ALTERNATE TRACK CONTROLLING SYSTEM FOR DISK CACHE CONTROLLER

(57)Abstract:

PURPOSE: To prevent data from being changed by accessing an alternate track after destaging the pending data for a defective track to the alternate track in a direct access request to an alternate track.

CONSTITUTION: When a write—hit operation is executed by the write—request from a central processing unit 10 to a disk 14, it is displayed that a pending data is present on a cache memory 60 by turning on a flag 45 in a search table 40 within a disk cache controller 11. Then, when the access—request to an alternate track is issued, it is checked whether a pending data for a corresponding defective track is present or not by using the flag 45. If it exists, an alternate track is accessed after destaging to the alternate track.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平5-108485

(43)公開日 平成5年(1993)4月30日

(51)Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

G 0 6 F 12/08

320

7232-5B

3/06

306 B 7165-5B

12/08

F 7232-5B

審査請求 未請求 請求項の数1(全 8 頁)

(21)出願番号

特願平3-265735

(22)出願日

平成3年(1991)10月15日

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 水主 和人

神奈川県小田原市国府津2880番地 株式会

社日立製作所小田原工場内

(72)発明者 本間 繁雄

神奈川県小田原市国府津2880番地 株式会

社日立製作所小田原工場内

(72)発明者 山本 彰

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内


(74)代理人 弁理士 筒井 大和

(54)【発明の名称】 デイスクキャッシュ制御装置における不良/交替トラック制御方式

(57)【要約】

【目的】 交替トラックに対する直接アクセス要求で、 不良トラックに対するペンディングデータを交替トラックにデステージした後、交替トラックに対するアクセス を実行することによりデータ化けを防止する。

【構成】 中央処理装置10からディスク14へのライト要求でライトヒット動作を実行した場合、ディスクキャッシュ制御装置11内のサーチテーブル40中のフラグ45をオンしてペンディングデータがキャッシュメモリ60上に存在することを表示する。次に、交替トラックに対するアクセス要求があった時、対応する不良トラックに対するペンディングデータがあるか否かをフラグ45で調べ、あれば交替トラックにデステージした後、交替トラックに対するアクセスを実行する。



80:スロットコントロールブロック(SCB) 40:サーチテーブル

60・チャッシュメチ!

【特許請求の範囲】

【請求項1】 中央処理装置とディスク装置の間にあっ て、かつその中に中央処理装置からの書き込みデータ及 びディスク装置からの読み取りデータを保持するキャッ シュメモリを持ち、中央処理装置からのデータ書き込み 時には、キャッシュメモリ上のデータを更新するだけで 中央処理装置には終了報告し、その後、適切な時期にデ ィスク装置に前記更新データを書き込む形態をとるディ スクキャッシュ制御装置において、交替トラックに対し 直接読み出し/書き込み要求があった時、当該交替トラ ックにリンクする不良トラックに対し、ディスク装置に 未書き込みの更新データが存在しないかを調べ、存在す れば当該未書き込みの更新データをディスク装置に書き 出してから、交替トラックに対する前記読み出し/書き 込み要求を実行することを特徴とするディスクキャッシ ュ制御装置における不良/交替トラック制御方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ディスクキャッシュ制御装置における不良/交替トラック制御技術に関し、特に、ライトアフタ型ディスクキャッシュ制御装置において、交替トラックへの直接リード/ライト要求を処理する際の制御に適用して有効な技術に関する。

[0002]

【従来の技術】従来のディスクキャッシュ制御装置では、中央処理装置(以下CPUと略す)からのアクセス頻度が高いと予想されるデータをあらかじめ、例えば、トラック単位にキャッシュメモリ内に格納しておき、CPUからリード要求があった時、要求されたレコードを含むトラックがキャッシュ上にあれば(ヒットと呼ぶ)ディスク装置(以下、単にディスクと略す)にアクセスすることなく、キャッシュ上から目的データをCPUに転送する。従って、リード要求がヒットすればアクセス速度は速いが、ライト要求に対してはデータの保全性等を考慮しディスクとキャッシュの双方にデータを書き込んでいるためアクセス速度は速くならない。

【0003】このため、近年、ライト要求に対するアクセス速度向上を目的として、いわゆるライトアフタ型キャッシュが製品化されている。ライトアフタ型キャッシュでは、CPUからライト要求があった時、ヒットしていれば、ディスクをアクセスせずライトデータをキャッシュメモリに書き込み、CPUにライト完了を報告し、その後、適切なタイミングを見計らってキャッシュからディスクにライトする(デステージングと呼ぶ)ことにより、アクセス速度の向上を図っている。

【0004】このライトアフタ型ディスクキャッシュ制御装置として関連するものには、例えば、特公昭59ー7986号公報、及び特開昭58-105365号公報に開示された技術がある。ただし、CPUからのライト要求に対し、要求されたトラックがキャッシュ上になけ

And Williams

れば(ミスと呼ぶ)、従来のディスクキャッシュ制御装置と同様、ディスクとキャッシュ双方にライトデータを書き込んでいるためアクセス速度の向上は望めない。このため、たとえば、特開平3-184144号公報にあるように、ライトミスであってもディスクをアクセスせず、前記ライトヒット動作を実行する方式が提案されている。

[0005]

【発明が解決しようとする課題】前記従来技術のようにトラックミスでもライトヒット動作を実行させる場合、ライトデータをキャッシュメモリに格納させる際、当然のことながらディスクにアクセスしない。従って、ディスク上の該当するトラックがたとえ不良トラックであっても、それを知ることなしにライトヒット動作を実行する。その後、前記不良トラックにリンクする交替トラックに対し、直接リード/ライト要求があった時、当該要求をそのまま処理してしまうと、不良トラックに対し受けたライトデータをディスク上にデステージする前のデータをアクセスしてしまい、いわゆるデータ化けとなる。

【0006】本発明の目的はかかるケースでのデータ化けを防止することにある。

【0007】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[8000]

【問題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。

【0009】上記目的を達成するため、本発明のディスクキャッシュ制御装置における不良/交替トラック制御方式では、たとえば、交替トラックが存在するエリアがディスク上、どのトラックからどのトラックまでかを示すエクステント情報格納テーブルと、キャッシュメモリ内の格納データを管理するための情報を納めるディレクトリメモリ内に、ライトヒット動作を実行したが、ディスクには、まだデステージしていないトラックであるトラックには、まだデステージしていないトラックであるトラックを割り当てる際、交替トラック上の各レコード内に、対応する不良トラックのトラックアドレスを書き込む、という各手段を設ける。

[0010]

【作用】CPUから任意のディスクに対しライト要求があり、かつ、ライトミス状態であるがライトヒット動作をさせた場合、前記フラグをオンする。その後、当該ディスクの任意のトラックにリード/ライト要求があった時、前記エクステント情報格納テーブルを参照し、リード/ライト要求のあったトラックが交替トラックか否かを知る。交替トラックであれば、当該ディスク上の当該交替トラックをリードし、レコード中に書かれている不

良トラックのトラックアドレスを知る。

【0011】次に、前記ディレクトリメモリを調べ、前記不良トラックに対しライトヒット動作を実行したかデステージ未実行か否かを、前記フラグを調べることによって知る。デステージ未実行であれば、不良トラックに対し受領したライトデータを、交替トラックに対しデステージする。その後、交替トラックに対するリード/ライト要求を実行する。

【0012】これにより、不良トラックに対し受領したライトデータを、交替トラックにデステージする前に交替トラック上のデータをリード/ライトすることがないため、データ化けを確実に防止することができる。 【0013】

【実施例】以下、本発明をディスクキャッシュ制御装置 に適用した場合の一実施例を図面を用いて詳細に説明する。

【0014】図1はディスクキャッシュ制御装置11を含む計算機処理システムである。10は中央処理装置(CPU)、101はチャネル、14は磁気ディスク駆動装置(以下、単にディスクという)、12は磁気ディスク接続装置である。ディスクキャッシュ制御装置11はCPU10からの指令に基づき磁気ディスク接続装置12を通してディスク14を制御する。なお、ディスクキャッシュ制御装置11は必要に応じてディスク14に記憶されているデータをトラック単位で後述のキャッシュメモリ60に格納されている更新データをデステージしたりする。

【0015】図2にディスクキャッシュ制御装置11の内部構成を示す。20はマイクロプロセッサユニット (MPU)で、ランダムアクセスメモリ(RAM)21に格納されているマイクロプログラムを逐次デコードしつつ実行し、ディスクキャッシュ制御装置11全体を制御する。22はチャネル101とのデータ転送を制御するための対チャネル転送制御回路、24はディスク14とのデータ転送を制御するための対ディスク転送制御回路、23はチャネルとディスク14間の同期をとりつつデータ転送を制御するデータ転送制御回路である。

【0016】また、60はCPUからのアクセス頻度の高いトラック単位のデータを格納しておくためのキャッシュメモリ、25はキャッシュメモリ60に格納されているデータを管理する情報を納めるディレクトリメモリである。キャッシュメモリ60は、スロットと呼ぶ単位に分割され、1つのスロットに1トラック分のデータを格納する。40はサーチテーブルであり、このテーブルを検索すればキャッシュメモリ60に格納されているデータがどのディスク14のどのシリンダ、トラックアドレスに属するものであるかを知ることができる。30はスロットコントロールブロック(SCB)であり、キャッシュメモリ60上のスロットと1対1で対応し該当ス

ロット内のデータを管理するための情報を格納する。

【0017】図3(a)にディスクキャッシュ制御装置 11が制御するディスク14のトラックフォーマットを示す。1レコードはカウント部71とデータ部72で構成される。カウント部は図3(b)に示すようなデータ構造を持つ。712、713は、それぞれ当該レコードが属するシリンダ、トラックアドレス、714はレコード番号、715はデータ部の長さを示すデータ長である。通常、712、713には当該トラックのシリンダアドレス、ある任意のトラックが交替トラックである時、シリンダアドレス712、トラックアドレス713には、対応する不良トラックのシリンダアドレス、トラックアドレスが書かれる。

【0018】図4に、ディレクトリメモリ25内のデータ構造とキャッシュメモリ60上のスロットとの関連を示す。本実施例では、キャッシュメモリ60は、最大2048本のトラックを格納できる容量を持つとする。サーチテーブル40も同じく2048個のエントリを持つ。サーチテーブル40の1つのエントリ41は当該エントリが管理しているSCB30及びキャッシュスクット61が属するディスク14のディスク番号42、シリンダアドレス43、トラックアドレス44を要素として持ち、さらにキャッシュスロット61が、ディスク14にまだライトしていない更新データを持つ時オンになってラグ45、そしてSCBへのポインタ46を持つ。SCB30は、内部にキャッシュスロット61へのポインタ31を持つ。

【0019】図5は、交替トラックが存在するエリアがディスク14上、どのトラックからどのトラックまでかを示すエクステント情報格納テーブル80であり、ディスクキャッシュ制御装置11が制御するディスク14の台数分の要素数を持つ。81は、交替トラックエリア内の先頭トラックアドレス、82は、交替トラックエリア内の最終トラックアドレスである。

【0020】以上で説明したディスクキャッシュ制御装置11に対して、CPU10からライト要求がきた時の処理から記述する。

【0021】ライト要求は、例えば以下のCCWチェインで指定される。

[0022] SEEK/SET SECTOR/SEA RCH ID EQUAL/TIC/WRITE CK

SEEKコマンドではライトを実行すべきトラックのシリンダアドレスとトラックアドレスが、SET SEC TORコマンドではセクタ値が、SEARCHID E QUALコマンドではライト実行前に位置付けるべきレコードのレコード番号が、WRITE CKDコマンドでは実際に書くべきデータが転送される。ディスクキャッシュ制御装置11はSEEKコマンド受領後、指定ア

ドレスのトラックがキャッシュスロット上にあるか否か サーチテーブル40を検索する。

【0023】目的のキャッシュスロット61が存在しな い場合(ミス)、通常はライト要求のあったディスク1 4上の指定されたトラックへアクセスし、ディスク14 上で前記CCW中のSEARCH ID EQUAL以 下のコマンドを実行し、ディスク14上に直接ライトデ ータを書き込む。しかし、ライト実行のため、位置付け るべきレコードがディスク14上に必ず存在するという 保証があれば、ミスであってもディスク14ヘアクセス する必要はなく、キャッシュに対しライトヒット動作を 実行できる。このような、ミスであってもライトヒット 動作を実行できる場合としては、たとえば、前述のカウ ント部71およびデータ部72、さらには必要に応じて 図示しないキー部などを含む、いわゆるCKD方式の可 変長データ記録技術において、カウント部を含むデータ の書き込みを行う、いわゆるフォーマットライトなどが 考えられる。

【0024】以下では、前記CCWチェインは、ミスであってもライトヒット動作を実行したという前提で記述する。この場合、サーチテーブル40の該当エントリ41中のフラグ45をオンし、デステージをまだ実行していないライトデータ(ペンディングデータと呼ぶ)が存在することを表示する。ただし、ミスであってもライトヒット動作を実行させた場合、ディスク14にはアクセスしないため、該当するトラックがたとえ不良トラックであってもそれを認識できないため、ペンディングデータは不良トラックに対し存在することになる。このような、一連のライトヒット処理の一例を、図6のフローチャートに例示した。

【0025】次に、交替トラックに直接リード要求がきた時の処理について記述する。例えば、下記CCWチェインを考える。

[0026] SEEK/SET SECTOR/SEARCH ID EQUAL/TIC/READ DAT

ディスクキャッシュ制御装置11はSEEKコマンド受領後、交替トラックエクステント情報格納テーブル80中の、指定されたディスク14に対応するエントリを参照し、指定されたトラックが交替トラックか否かを知る。

【0027】交替トラックであれば、対応する不良トラックのアドレスを知るため、指定されたディスク14の指定されたトラックにアクセスし、カウント部をリードする。

【0028】交替トラックの場合、カウント部のシリンダアドレス、トラックアドレスには対応する不良トラックのシリンダアドレス、トラックアドレスが書かれている。

【0029】ディスクキャッシュ制御装置11は、不良

トラックアドレスを認識した後、不良トラックに対しペンディングデータが存在しないかどうかを知るため、サーチテーブル40を検索する。

【0030】ペンディングデータが存在する場合、サーチテーブル40の該当するエントリ中のフラグ45がオンとなっている。当該トラックのフラグ45がオンであれば、不良トラックに対し存在しているペンディングデータを交替トラックにデステージした後、上記交替トラックに対するリード要求を実行する。上述ような、一連のリード要求の処理過程を図7のフローチャートに例示した。

【0031】このため、不良トラックに対し存在するペンディングデータを、交替トラックにデステージする前に当該交替トラック上のデータを誤ってリードすることが無くなり、データ化けの発生を確実に防止できる。

【0032】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

[0033]

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0034】本発明は以上説明したように、不良トラックに対するライト要求に対し、ミスであってもライトヒット動作をさせた場合でかつ、その後、対応する交替トラックに直接リード/ライト要求を受けた場合、不良トラックに対して持っているペンディングデータを交替トラックにデステージしてから、交替トラックに対するリード/ライト要求を実行するため、データ化けが発生することが無い。

【図面の簡単な説明】

【図1】本発明を実現する上で必要な計算機システムのプロック図である。

【図2】本発明を適用したディスクキャッシュ制御装置 の内部構成を示すプロック図である。

【図3】磁気ディスク駆動装置におけるトラックフォーマットの一例を示す説明図である。

【図4】キャッシュメモリとディレクトリメモリの内部 データ構造の説明図である。

【図5】交替トラック判定に使用するテーブルの構造図である。

【図6】 ライトヒット処理の一例を示すフローチャート である。

【図7】リード要求の処理の一例を示すフローチャート である。

【符号の説明】

- 10 中央処理装置(CPU)
- 11 ディスクキャッシュ制御装置
- 12 磁気ディスク接続装置

- 14 磁気ディスク駆動装置(ディスク)
- 20 マイクロプロセッサユニット (MPU)
- 21 ランダムアクセスメモリ (RAM)
- 22 対チャネル転送制御回路
- .23 データ転送制御回路
- 24 対ディスク転送制御回路
- 25 ディレクトリメモリ
- 30 スロットコントロールブロック (SCB)

【図1】

- 31 ポインタ
- 40 サーチテーブル
- 41 エントリ
- 42 ディスク番号
- 43 シリンダアドレス

- 44 トラックアドレス
- 45 フラグ
- 46 ポインタ
- 60 キャッシュメモリ
- 61 キャッシュスロット
- 71 カウント部
- 72 データ部
- 80 エクステント情報格納テーブル


[図5]

- 101 チャネル
- 712 シリンダアドレス
- 713 トラックアドレス
- 714 レコード番号
- 715 データ長


図5 図1 82 81 デバイス # 0 10 中央処理装置 テバイス # 1 (CPU) -101 チ ネ ル デバイス 交替トラックエリア内 交替トラックエリア内 最終トラックアドレス - 11 ディスクキャッシュ 御 装 置 テバイス 12 12 80:エクステント情報格納テーブル 14 14 14

12:磁気ディスク接続装置

14:磁気ディスク駆動装置(ディスク)




11:ディスクキャッシュ制御装置



【図4】

図 4



30:スロットコントロールブロック(SCB) 40:サーチテーブル 60:キャッシュメモリ